Вам нужнакурсовая работа?
Интересует Электроника?
Оставьте заявку
на Курсовую работу
Получите бесплатную
консультацию по
написанию
Сделайте заказ и
скачайте
результат на сайте
1
2
3

Блок статического ОЗУ на микросхемах памяти с общими линиями ввода вывода данных.

  • 29 страниц
  • 7 источников
  • Добавлена 10.06.2012
750 руб.1 500 руб.
  • Содержание
  • Часть работы
  • Список литературы
  • Вопросы/Ответы
Содержание

Содержание
1. Задание на курсовую работу вариант №2
2. Общие сведения о микропроцессорных системах
3. Виды статического ОЗУ
3. Разработка структурной схемы
4. Выбор элементной базы и микросхем.
5. Временные диаграммы работы микросхемы памяти
6. Проектирование интерфейса схемы
7. Расчет потребляемой мощности схемы в режиме вывода данных
8. Принципиальная электрическая схема
9. Временные диаграммы работы схемы
10. Вывод
11. Литература
Приложение А (справочные данные)

Фрагмент для ознакомления

Если один их сигналов MEMR или MEMW равен 0, то на входе CS одного из сегментов памяти будет 1 у другого – 0, в зависимости от сигнала А12.
Направление передачи информации в системе (запись или чтение) определяется сигналом MEMW, поданным на вход W/R микросхем памяти. При MEMW = 0, происходит запись в память, при MEMW = 1 – чтение из памяти.
Вместо микросхемы К555СП1 можно использовать К555ИД7, что несколько упростит схему.
4. Выбор элементной базы и микросхем.

Задача выбора элементной базы была выполнена в предыдущем разделе. Мы остановились на микропроцессорном комплекте К580. Данный микропроцессорный комплект поддерживает ТТЛ технологию, что и послужит для нас основанием для выбора других микросхем.
На основе структурной схемы мы можем сделать следующий выбор по использованию микросхем:
микросхема памяти К537РУ3 – 16 шт.,
схема сравнения К555СП1 – 1 шт.,
логический элемент 4«2И-НЕ» К155ЛА3 - 1 шт.,
логический элемент 2«2ИЛИ» К155ЛЛ2 - 1 шт..
Справочные данные по перечисленным микросхемам, взятые из справочника А.В. Нефедова, изложены в приложении А.
Микросхема памяти К537РУ3 представляет из себя статическое оперативное запоминающее устройство емкостью 2 кБайта тактируемого типа, поэтому необходимо формировать сигналы выбора. Для этой цели используются сигналы MEMR и MEMW, объединенные логическим элементом «И-НЕ».

5. Временные диаграммы работы микросхемы памяти

В качестве микросхемы памяти мы использовали микросхему К537РУ3, рассмотрим временные диаграммы работы данной микросхемы. Повторим, что данная микросхема является статическим ОЗУ, тактируемая и содержит встроенные регистры – защелки. Последнее придает данной схеме ряд особенностей по сравнению со схемами памяти, не имеющих таковых.

Рис 5.1 – временная диаграмма работы микросхемы памяти К537РУ3 в режиме записи
В данной схеме адресные сигналы подаются на время, необходимое для их записи в регистр фиксации («защелкивания») в регистре отрицательным перепадом сигнала CS. Длительность адресных сигналов определяется временем установления сигнала CS относительно адресных сигналов и временем сохранения адресного кода относительно сигнала CS: TW(A) = TSU(A-CS) + TH(CS-A).
Спустя время TH(CS-A) состояния адресных сигналов могут быть изменены для следующего цикла обращения к микросхеме. Эти изменения не повлияют на состояние микросхемы, поскольку входной регистр, имея динамический вход управления, откроется для приема новой адресной кодовой комбинации только в следующем цикле при поступлении перепада H/L сигнала CS.
Время цикла записи (считывания) определяется из выражения:
TCY = TW(CS) + TREC(CS).
На рисунке 5.2 изображена диаграмма работы микросхемы памяти К537РУ3 в режиме чтения.

Рис 5.2 – временная диаграмма работы микросхемы памяти К537РУ3 в режиме чтения
6. Проектирование интерфейса схемы

Опираясь на построенную ранее структурную схему блока статического ОЗУ, построим интерфейс данного блока. На рисунке 6.1 показан интерфейс разрабатываемой схемы.

Рис. 6.1 – интерфейс схемы статического ОЗУ.
Интерфейс представленный на рисунке 6.1 можно дополнить выводами питания и общим, но так как мы используем единую технологию ТТЛ (или совместимую с ней), то мы этого не стали.
7. Расчет потребляемой мощности схемы в режиме вывода данных

Потребляемая мощность схемы складывается из потребляемой мощности всех элементов входящих в её состав. Как мы уже говорили ранее в нашу схему входят:
микросхема памяти К537РУ8 – 2 шт.,
дешифратор К555ИД7 – 1 шт.,
логический элемент 4«2И-НЕ» К155ЛА3 - 1 шт.,
логический элемент 2«2ИЛИ» К155ЛЛ2 - 1 шт..
Опираясь на справочные данные приведенные в приложении А, рассчитаем потребляемую мощность в режиме вывода данных.
PК155ЛА3 = 19,7 мВт * 4 (логических элемента) = 78,8 мВт;
PК155ЛЛ2 = 200 мВт;
PК537РУ3 = 16 * 20 мА * 5 В = 1600 мВт;
PК555СП1 = 104,4 мВт.
Р = (Pi ( 1983.2 мВт.
8. Принципиальная электрическая схема

На рисунке 8.1 представлена принципиальная электрическая схема блока памяти.


Рис. 8.1 – принципиальная схема блока статического ОЗУ
9. Временные диаграммы работы схемы

На рисунке 9.1 представлены временные диаграммы работы схемы блока статического ОЗУ.

Рис. 9.1 - временные диаграммы работы схемы блока статического ОЗУ
10. Вывод

В результате проведенной работы нами был спроектирован блок статического ОЗУ на микросхемах памяти с общими линиями ввода вывода данных.
Входе работы мы получили общие сведения о МПС познакомились с видами ОЗУ, спроектировали интерфейс разрабатываемого блока памяти, а также построили принципиальную схему блока памяти.
Проанализировав временные диаграммы работы, как самой микросхемы памяти, так и все схемы блока памяти, мы определили последовательность воздействий приводящих к переключению состояний микросхем памяти.

11. Литература
Касперски К. Техника оптимизации программ. Эффективное использование памяти, BHV, 2003, 560 стр.
Прянишников. В.А. Электроника: Курс лекций. СПб Корона принт, 1998.
Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника. — М.: Энергоатомиздат, 1998.
Казаринов Ю.М. Микропроцессорный комплект К1810: Структура, программирование, применение. – М.: Высш. шк., 1990. – 269 с.: ил.
Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справочное пособие. – М.: Радио и связь, 1994. – 216 с.: ил.
Лашевский Р.А. Однокристальное статическое ОЗУ со встроенным интерфейсом. – Журнал «Микропроцессорные средства и системы 1984 №2»
Нефедов А.В. Интегральные схемы и их зарубежные аналоги Т. 1 – 12. – М.: ИП РадиоСофт, 2001 – 554 с.
Приложение А (справочные данные)








При подготовке данного раздела использовалась литература [2], [3], [4]
При подготовке данного раздела использовалась литература [1]
При подготовке данного раздела использовалась литература [4], [5], [6]
При подготовке данного раздела использовалась литература [5]
При подготовке данного раздела использовалась литература [6]
При подготовке данного раздела использовалась литература [4], [5]
При подготовке данного раздела использовалась литература [4], [5]
При подготовке данного раздела использовалась литература [7]









1

11. Литература
1.Касперски К. Техника оптимизации программ. Эффективное использование памяти, BHV, 2003, 560 стр.
2.Прянишников. В.А. Электроника: Курс лекций. СПб Корона принт, 1998.
3.Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника. — М.: Энергоатомиздат, 1998.
4.Казаринов Ю.М. Микропроцессорный комплект К1810: Структура, про-граммирование, применение. – М.: Высш. шк., 1990. – 269 с.: ил.
5.Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справочное пособие. – М.: Радио и связь, 1994. – 216 с.: ил.
6.Лашевский Р.А. Однокристальное статическое ОЗУ со встроенным интер-фейсом. – Журнал «Микропроцессорные средства и системы 1984 №2»
7.Нефедов А.В. Интегральные схемы и их зарубежные аналоги Т. 1 – 12. – М.: ИП РадиоСофт, 2001 – 554 с.

Исследование статического элемента памяти запоминающего устройства с чипами

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЛАБОРАТОРНАЯ РАБОТА № 4

&';Исследование статического элемента памяти запоминающего устройства с чипами&';

Введение

С развитием интегральных технологий, произошел значительный скачок в объеме производства запоминающих устройств (ЗУ). Постепенное снижение их себестоимости и габаритов была причина вытеснения других видов ЗУ на рынке современной вычислительной техники.

В настоящее время, для интегральной технологии это не предел информационной емкости миллиард бит на кристалл. Такие схемы наиболее ярко проявляется нетрадиционность схемотехники микроэлектронных устройств по сравнению со схемами, построенными на дискретных элементах [1,2].

В настоящей работе анализируется элемент памяти (ЭП) (рис.1), построенный на биполярных двухэмиттерных транзистора используется в интегральных схемах памяти с чипами.

Функциональная схема ЭП

На рис. 2 представлена функциональная схема ЭП ЗУ с чипами. В нее включены:

бистабильная ячейка (БЯ);

цепь управления бистабильной ячейки записи информации (CZ);

цепь управления бистабильной ячейки на чтение информации (в КАЧЕСТВЕ).

БЯ обеспечивает хранение информации, зарегистрированных в ней по CZ. Входы Азап и Асч необходимы, в первую очередь, чтобы выбрать из множества EP в ЗУ только один и, во-вторых, для определения режима работы ЭП. Когда, соответственно, значение логического уровня на входе Асч происходит считывание информации и выход EP Dсч появляется логический уровень, соответственно, информация, которая была предварительно записанных в БЯ.

Если у вас есть напряжение питания BOJ статического АДГ находится в одном из двух устойчивых логических условий, быть в состоянии &';0&';, - & ' ;1&';. В ЛЭ (рис.1) используется BOJ на биполярных транзисторах, которые можно представить в виде, приведенном на рис. 3.



Узнать стоимость работы