Организация ЭВМ

Описание блоков АЛУ см. выше.
СмАК – адресный сумматор. Предназначен для формирования исполнительных адресов операндов и результата, адреса очередной команды программы при принудительном порядке следования команд.
РК – регистр команд (32 бита). Служит для хранения выполняемой команды программы на время ее обработки.
РД – регистр данных (16 бит).
ОП – оперативная память.
СчАК – счетчик адреса команд. Предназначен для хранения адреса выполняемой команды и формирования адреса очередной команды программы при естественном порядке следования команд.
СчЦ – счетчик цикла. Используется в операциях управления циклом и пересылки группы слов.
РА – регистр адреса. Содержит адрес ячейки ОП при обращении к ней.
РОН – блок регистров общего назначения.
ДшРОН – дешифратор номера регистра.
МП – мультиплексор. Предназначен для передачи на вход адресного сумматора одного из смещений адреса или на вход ДшРОН одного из номеров регистра, указанных в адресном поле команды.
УА УУ – управляющий автомат устройства управления. Формирует цикл выполнения команды в соответствии с ее типом. В каждом такте цикла УА УУ выдает необходимые для реализации конкретной команды управляющие сигналы у1-у31, поступающие в различные узлы процессора.
УА АЛУ – управляющий автомат АЛУ служит для формирования управляющих сигналов внутри АЛУ в соответствии с микропрограммой выполняемой операции, для чего на его вход подаются сигналы с РК[1-4]. Запуск УА АЛУ осуществляется одним из управляющих сигналов, формируемых УА УУ – сигналом «Пуск АЛУ» После выдачи сигнала «Пуск АЛУ» управляющий автомат УУ может остановить на время дальнейшее формирование управляющих сигналов до окончания операции в АЛУ. По окончании выполнения заданной микропрограммы в АЛУ управляющий автомат АЛУ формирует сигнал «АЛУ готово», поступающий в УА УУ, который после получения этого сигнала продолжает его работу.
БУ ОП – блок местного управления ОП.
ГС – генератор импульсов синхронизации. Осуществляет синхронизацию работы управляющего автомата.

Граф-схемы выполнения команд приведены в приложении 4.
Структурная схема процессора приведена в приложении 5.


2.4. Оценка времени выполнения команд.
В таблице 2.4 указано время выполнения команд в тактах. Эта оценка произведена по графсхемам составленных микропрограмм подсчетом общего количества или определением среднего количества операторов (тактов) микропрограммы.

Таблица 2.4 Время выполнения команд в количестве тактов
Наименование команд Способ адресации Количество тактов Количество обращений к ОП деление чисел с фиксированной запятой индексная 92 (ср) 3 деление чисел с плавающей запятой индексная 56 3 логический сдвиг индексная min(1)
14 max(15)
42 3 28 (ср) сумма по модулю два индексная 11 3 пересылка слова индексная 4 2 пересылка группы слов индексная min(2 слова)
21 min(2 слова)
4 загрузка РОН индексная 3 1 загрузка РОН непосредственная 1 – запись РОН индексная 3 1 безусловный переход индексная 1 – безусловный переход косвенная регистровая 1 – безусловный переход прямая 1 – условный переход по отрицательному результату индексная min
0 max
1 – 0,5 (ср) безусловный переход с возвратом (вызов подпрограммы) индексная 2 – управление циклом индексная min
1 max
3 – 2 (ср)

В первую очередь при проектировании процессора необходимо определить список команд (см. Табл. 2.1), необходимых для выполнения технического задания. Кроме этого нужно составить список микроопераций, используемых в процессоре (Табл. 2.3). Совокупность этих данных и определяет структурную схему процессора. К этому процессу нужно относиться очень ответственно, так как малейшая погрешность приведёт к неработоспособности процессорного блока.

Заключение

На основе классических знаний в области электронно-вычислительной техники и современных тенденций её развития и в соответствии с техническим заданием по курсовому проектированию в данной работе разработано специализированное вычислительное устройство с ограниченным числом функций.
В рамках первого раздела разработанного арифметико-логического устройства процессора, для чего определены форматы данных и способы их представления в процессоре, разработаны микропрограммы выполнения операций и структурная схема операционной части АЛУ. Приведены соответствующие схемы и граф-схемы, иллюстрирующие процессы, происходящие в устройстве.
Во втором разделе произведена разработка структурной схемы процессора, определены необходимые данные для его проектирования, как ТО:
- список команд процессора;
- список микроопераций, используемых для управления работой процессора;
- список логических условий, используемых в процессоре.
Также произведена оценка времён выполнения команд на основе анализа граф-схем составленных микропрограмм путём подсчёта общего количества или определением среднего значения количества тактов.
В рамках изучения дисциплины «Организация ЭВМ и систем» полученные знания и навыки необходимо использовать для изучения вычислительных систем более высокого порядка (суперкомпьютеры, распределённые вычислительные сети, систолические процессоры и т. д.).
Итогом выполнения курсового проекта является получение знаний и навыков для разработки различного рода вычислительных устройств с различной конфигурацией.

Список литературы

«Организация ЭВМ, комплексов и систем»: Методические указания к выполнению курсового проекта, СПб, СЗТУ, 2005 г.-51 с.

В.В. Спиридонов, «Проектирование структур АЛУ», Санкт-Петербург, СЗПИ, 1992 г. .-43 с.

Б.М. Каган, «Электронные вычислительные машины и системы», Москва, «Энергоатомиздат», 1991 г.-527 с.

Электронный ресурс http://ru/wikipedia/crg/wihj/Pentium_4/



Граф-схема алгоритма выполнения операцииделение с фиксированной запятой
(Делимое – Рсм Делитель – Р1 Частное – Р2)


Граф-схема алгоритма выполнения операцииделение с плавающей запятой
(Делимое – Рсм Делитель – Р1 Частное – Р2)



Граф-схема алгоритма выполнения операциилогический сдвиг
(Число – Рсм Сдвиг (Р1[0]=0–влево; Р1[0]=1–вправо) – Р1 Результат – Р2)





























Граф-схема алгоритма выполнения операциисложение по модулю два (исключающее ИЛИ)
Р2 = Рсм ( Р1
(Первый операнд – Рсм Второй операнд – Р1 Результат – Р2)




функциональная схема 2-го разряда АЛУ















Блок-схема алгоритма выполнеНия команд процессором






Структурная схема процессора













13


Приложение 1
Структурная схема АЛУ

Приложение 2

Приложение 3

Приложение 4

25


29


Приложение 5


а 22-23

0
Р1




12

15

0
Рсм


Сдв

0
Р2






15

0

Сх1
8

Вх А


См


Вх В

Тсдв Тзн Тч Тпп

а 27-29,32

1

1

1

1

1

0
Сч


4

x3

x4

x2

1

x1

а 24-26

а 33

а 7-9

а 10-13

а 2-4

а 5-6

а 14-15

а 16-17

а 21

а 30-31

а 1

Р2 := Рсм

0

Сч = 0

Тпп := 1

Тч := Рсм [0]

ВхАСм := ~Р1
ВхВСм := Рсм
См+1
Рсм := ВыхСм

а17

ВхАСм := Р1
ВхВСм := Р2
См+1
Рсм := ВыхСм

Тч

конец

а15

ВхВСм := Рсм Л(1)Сдв Рсм := ВыхСдв Сч := Сч-1

а33

P2 [15] := Тзн Рсм [0] := 0 Р1 [0] := 0

Р1=0

Р2 : = 0 Рфл := 0

ВыхСх1 := Рсм ( Р1 Тзн := ВыхСх1 [0]

начало

а 18-20

конец

Тч := Рсм [0]

ВхАСм := Р1
ВхВСм := Рсм
Рсм := ВыхСм

0

ВхВСм := Рсм П(1)Сдв Рсм := ВыхСдв

Рфл

1

ВхВСм := Рсм Л(1)Сдв Рсм := ВыхСдв

Сч=0

0

1

1

0

0

1

0

0

1

1

1

0

0

1

1

0

Сч := 0 Тч := Рсм [0]

Тч := Рсм [0]

ВхАСм := Р1
ВхВСм := Рсм
Рсм := ВыхСм

конец

ВхВСм := Рсм Л(1)Сдв Рсм := ВыхСдв

Тч

Сч = 0

Тпп := 1

Тч := Рсм [0]

ВхАСм := ~Р1
ВхВСм := Рсм
См+1
Рсм := ВыхСм

Р2 := Рсм

ВхВСм := Р2
См+1
Рсм := ВыхСм

Тч

Р2 [15] := ~Тч

Тч

ВхВСм := Рсм Л(1)Сдв Рсм := ВыхСдв Сч := Сч-1

ВхАСм := ~Р1 ВхВСм := Рсм См+1 Рсм := ВыхСм

P2 [15] := Тзн Рсм [0] := 0 Р1 [0] := 0

ВыхСх1 := Рсм ( Р1 Тзн := ВыхСх1 [0]

Р1=0

Р2 : = 0 Рфл := 0

начало

начало

Р2 : = 0 Рфл := 0

Р1=0

ВхАСм:=~Р1[0-7].0[8-15] ВхВСм:=Рсм П(7)Сдв Р2:=ВыхСдв

ВыхСх1 := Рсм ( Р1 Тзн := ВыхСх1[8]

P2[15] := Тзн Рсм[0-8] := 0 Р1[0-8] := 0

ВхВСм := Рсм Л(1)Сдв Рсм := ВыхСдв Сч := Сч-1

а8 V а9

ВхВСм := Р2
Л(1)Сдв
Р2 :=ВыхСдв

Тч

ВхАСм := Р1
ВхВСм := Р2
Рсм := ВыхСм

Р2 := Рсм

ВхАСм := ~Р1
ВхВСм := Рсм
См+1
Рсм := ВыхСм

Тч := Рсм [0]

Тпп := 1

Сч = 0

Тч

ВхАСм := ~Р1 ВхВСм := Рсм См+1 Рсм := ВыхСм

ВхВСм := Рсм
Л(1)Сдв
Рсм := ВыхСдв

ВхАСм := Р1
ВхВСм := Рсм
Рсм := ВыхСм

Тч := Рсм [0]

Сч := 710 Тч := Рсм [0]

0

1

Чт ОП

РА := СчАК

0

1

1

1

0

Р1 := 1[0].0[1-5].1[6].0[7-15]

а14

а19

а18

а20

а2 V а4

Р0[1]

Р2 [15] := ~Тч

ВхВСм := Р2 Л(1)Сдв Р2 :=ВыхСдв

а24 V а25



а3


Сдв[1]

а24
ВыхСм[3]
ВыхСм[1]
а25 V а26


Сдв[3]

а5



а6

а26



ШД[2]
загрРсм

а18 V а19 V а20

ВыхСх1 := Рсм ( Р1 Р2 := ВыхСх1

начало

2

Сч := Сч - 1

начало

загр Рсм V а14 V а15

а21

ШД[2]

Сч: = Р1[12-15] Тсдв := Р1[0]

начало

1

0



конец





ШД[2]



Тсдв

P[3]

ВхВСм := Рсм
П(1)Сдв
Рсм := ВыхСдв

загр Р1



БП БП
с к.р. адр. УПО



РК[0-15] := РД
СчАК := СчАК+1

РК[0]

РК[2]

Чт ОП

РА := СчАК



РК[16-31] := РД
СчАК := СчАК+1

РК[16-31] := РД
СчАК := СчАК+1



Чт ОП

РА := СчАК

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

Рсм := РД



Чт ОП



Пуск АЛУ

1

РК[3]

РК[4]

0

1

РК[1]

1

0

1

0

1

0

РК[4]

0

0

1

РК[3]

0

1

ЗгР
с н. адр. БП
с пр. адр. ПС ПГ

1

РК[4]

0

0

1

Микропрограмма обработки особых случаев

0

ОС=1

конец

1

1



1

РД := Р2

ЗгР ЗпР БПВ УЦ

РК[3]

0

1

РК[3]

0

1

РК[2]

Чт ОП

ВхАСм := РК [16-20]
ДШ РОН := РК [13-15]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

0

1

ВхАСм := РК [16-20]
ДШ РОН := РК [13-15]
Чт РОН
ВхВСм := РОН
РА := ВыхСм



Р1 := РД

УО=1

3

2

3

конец

ЗгР с н. адр.

конец

ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
СчАК:= ВыхСм

ДШ РОН := РК[13-15]
Чт РОН
СчЦ := РОН

УПО

конец

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
СчАК := ВыхСм

начало

конец

СчАК := РК[5-18]

начало

БП с пр. адр

конец

ДШ РОН := РК [5-7]
РОН := РК [8-23]
ЗпРОН

ДШ РОН := РК[13-15]
РОН := СчЦ
Зп РОН

начало

конец

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
СчАК:= ВыхСм

БП с к. р. адр

начало

Зп ОП

начало

Уц

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

ДШ РОН := РК[13-15]
РОН := РД
Зп РОН

БП

начало

конец

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
СчАК := ВыхСм
СчЦ := СчЦ-1

Чт ОП

Зг Р

начало



0

СчЦ=0

1

конец

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

ДШ РОН := РК[13-15]
Чт РОН
РД := РОН

Зп ОП

начало



Зп Р

БПВ

конец

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
СчАК:= ВыхСм

ДШ РОН := РК[13-15]
РОН := СчАК
Зп РОН

ВхВСм := РА См := См+1 РА := ВыхСм

начало

Тзн=1

начало

0

1

ПС

конец

ВхАСм := РК [16-20]
ДШ РОН := РК [13-15]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

ВхАСм := РК [8-12]
ДШ РОН := РК [5-7]
Чт РОН
ВхВСм := РОН
РА := ВыхСм

начало



Зп ОП

х14


















ДШ РОН := РК [5-7] РОН := РА Зп РОН

СчЦ=0

1



ВхАСм := РК [8-12] ДШ РОН := РК [5-7]
Чт РОН ВхВСм := РОН РА := ВыхСм

Зп ОП СчЦ := СчЦ-1

0

Чт ОП



ДШ РОН := РК [21-23] Чт РОН СчЦ := РОН

ПГ

конец

Чт ОП



у1-у2

у3
у4

х6
у5

у24

у8-у10

у14

у13

у16

у18



у25-у27



у6-у7, у11-у12, у15,
у19-у23, у28-у32

у17

х5



ДШ РОН := РК [5-7] РОН := РА Зп РОН

ДШ РОН := РК [13-15] РОН := РА Зп РОН

ВхАСм := РК [16-20] ДШ РОН := РК [13-15]
Чт РОН ВхВСм := РОН РА := ВыхСм

ДШ РОН := РК [5-7] Чт РОН
ВхВСм := РОН РА := ВыхСм

ДШ РОН := РК [13-15] Чт РОН
ВхВСм := РОН РА := ВыхСм

ДШ РОН := РК [13-15] РОН := РА Зп РОН

ВхВСм := РА См := См+1 РА := ВыхСм